실리콘 웨이퍼

실리콘 소재는 특정 반도체 전기적 특성과 물리적 안정성을 갖춘 견고한 소재이며 후속 집적 회로 제조 공정을 위한 기판 지원을 제공합니다. 실리콘 기반 집적 회로의 핵심 소재입니다. 전 세계 반도체 장치의 95% 이상과 집적 회로의 90% 이상이 실리콘 웨이퍼로 만들어집니다.

다양한 단결정 성장 방법에 따라 실리콘 단결정은 Czochralski(CZ)와 Floating Zone(FZ)의 두 가지 유형으로 구분됩니다. 실리콘 웨이퍼는 크게 연마 웨이퍼, 에피택셜 웨이퍼, SOI(Silicon-On-Insulator)의 세 가지 범주로 나눌 수 있습니다.

실리콘 연마 웨이퍼

실리콘 연마 웨이퍼는실리콘 웨이퍼표면을 연마하여 형성됩니다. 단결정 막대를 절단, 연삭, 연마, 세척 등의 공정을 거쳐 가공한 두께 1mm 이하의 원형 웨이퍼입니다. 주로 집적 회로 및 개별 장치에 사용되며 반도체 산업 체인에서 중요한 위치를 차지합니다.

인, 안티몬, 비소 등과 같은 V족 원소가 실리콘 단결정에 도핑되면 N형 전도성 물질이 형성됩니다. 붕소 등 3족 원소를 실리콘에 도핑하면 P형 전도성 물질이 형성된다. 실리콘 단결정의 저항률은 도핑된 원소의 양에 따라 결정됩니다. 도핑량이 많을수록 저항률은 낮아집니다. 저농도 실리콘 연마 웨이퍼는 일반적으로 저항률이 0.1W·cm 이상인 실리콘 연마 웨이퍼를 말하며 대규모 집적 회로 및 메모리 제조에 널리 사용됩니다. 고농도로 도핑된 실리콘 연마 웨이퍼는 일반적으로 저항률이 0.1W·cm 미만인 실리콘 연마 웨이퍼를 말하며, 일반적으로 에피택셜 실리콘 웨이퍼의 기판 재료로 사용되며 반도체 전력 장치 제조에 널리 사용됩니다.

실리콘 연마 웨이퍼표면에 깨끗한 영역을 형성하는 것실리콘 웨이퍼어닐링 열처리 후 실리콘 어닐링 웨이퍼라고합니다. 일반적으로 사용되는 것은 수소 어닐링 웨이퍼와 아르곤 어닐링 웨이퍼입니다. 300mm 실리콘 웨이퍼와 더 높은 요구 사항을 가진 일부 200mm 실리콘 웨이퍼에는 양면 연마 공정을 사용해야 합니다. 따라서 실리콘 웨이퍼 뒷면을 통해 게터링 센터를 도입하는 외부 게터링 기술은 적용이 어렵다. 어닐링 공정을 통해 내부 게터링 센터를 형성하는 내부 게터링 공정은 대형 실리콘 웨이퍼의 주류 게터링 공정으로 자리 잡았습니다. 일반 연마 웨이퍼와 비교하여 어닐링 웨이퍼는 장치 성능을 향상시키고 수율을 높일 수 있으며 디지털 및 아날로그 집적 회로와 메모리 칩 제조에 널리 사용됩니다.

영역 용융 단결정 성장의 기본 원리는 용융물의 표면 장력에 의존하여 다결정 실리콘 막대와 아래에서 성장한 단결정 사이에 용융 영역을 정지시키고 용융 영역을 위쪽으로 이동시켜 실리콘 단결정을 정제하고 성장시키는 것입니다. 존멜팅 실리콘 단결정은 도가니에 의해 오염되지 않으며 순도가 높습니다. 비저항이 200Ω·cm 이상인 N형 실리콘 단결정(중성자 변환 도핑 단결정 포함)과 고저항 P형 실리콘 단결정 생산에 적합하다. 영역 용융 실리콘 단결정은 주로 고전압 및 고전력 장치 제조에 사용됩니다.

실리콘 에피택셜 웨이퍼

실리콘 에피택셜 웨이퍼기판 위에 기상 에피택셜 증착법으로 한 층 이상의 실리콘 단결정 박막을 성장시킨 소재를 말하며, 주로 각종 집적회로 및 개별 소자 제조에 사용된다.

고급 CMOS 집적 회로 공정에서는 게이트 산화물 층의 무결성을 개선하고 채널의 누출을 개선하며 집적 회로의 신뢰성을 높이기 위해 실리콘 에피 택셜 웨이퍼가 자주 사용됩니다. 즉, 실리콘 박막 층이 저농도로 도핑된 실리콘 연마 웨이퍼에서 균일하게 에피택셜 성장하여 일반 실리콘 연마 웨이퍼 표면의 높은 산소 함량 및 많은 결함의 단점을 피할 수 있습니다. 전력 집적 회로 및 개별 장치에 사용되는 실리콘 에피택셜 웨이퍼의 경우, 고저항 에피택셜 층의 층은 일반적으로 저저항 실리콘 기판(고농도 도핑된 실리콘 연마 웨이퍼)에서 에피택셜 성장됩니다. 고전력 및 고전압 애플리케이션 환경에서 실리콘 기판의 낮은 저항은 온 저항을 감소시킬 수 있고, 높은 저항의 에피택셜 층은 소자의 항복 전압을 증가시킬 수 있습니다.

SOI 실리콘 웨이퍼

SOI(실리콘 온 절연체)절연층 위의 실리콘입니다. 이는 상단 실리콘 층(Top Silicon), 중간 이산화규소 매립층(BOX) 및 아래 실리콘 기판 지지대(핸들)가 있는 "샌드위치" 구조입니다. 집적 회로 제조를 위한 새로운 기판 재료로서 SOI의 주요 장점은 산화물 층을 통해 높은 전기 절연성을 달성할 수 있다는 것입니다. 이를 통해 실리콘 웨이퍼의 기생 용량 및 누출을 효과적으로 줄여 고용량 생산에 도움이 됩니다. 속도, 저전력, 고집적, 고신뢰성 초대형 집적 회로로 고전압 전력 장치, 광 수동 장치, MEMS 및 기타 분야에서 널리 사용됩니다. 현재 SOI 재료의 제조 기술에는 주로 접합 기술(BESOI), 스마트 스트리핑 기술(Smart-Cut), 산소 이온 주입 기술(SIMOX), 산소 주입 접합 기술(Simbond) 등이 포함됩니다. 가장 주류를 이루는 기술은 스마트입니다. 스트리핑 기술.

SOI 실리콘 웨이퍼박막 SOI 실리콘 웨이퍼와 후막 SOI 실리콘 웨이퍼로 더 나눌 수 있습니다. 박막 상부 실리콘의 두께SOI 실리콘 웨이퍼1um 미만입니다. 현재 박막 SOI 실리콘 웨이퍼 시장의 95%는 200mm와 300mm 크기에 집중되어 있으며, 시장 원동력은 주로 고속, 저전력 제품, 특히 마이크로프로세서 애플리케이션에서 나옵니다. 예를 들어, 28nm 이하의 고급 공정에서 완전 공핍형 절연체 상의 실리콘(FD-SOI)은 낮은 전력 소비, 방사선 보호 및 높은 온도 저항이라는 명백한 성능 이점을 갖습니다. 동시에 SOI 솔루션을 사용하면 제조 공정을 크게 줄일 수 있습니다. 후막 SOI 실리콘 웨이퍼의 상단 실리콘 두께는 1um보다 크고 매립층 두께는 0.5-4um입니다. 주로 전력소자 및 MEMS 분야, 특히 산업제어, 자동차전자, 무선통신 등에 사용되며, 주로 직경 150mm, 200mm 제품을 사용합니다.