실리콘 에피택시 공정이란 무엇입니까?

실리콘 에피택시는 집적 회로의 주요 제조 공정입니다. 이를 통해 IC 장치를 고농도로 도핑된 매립층이 있는 저농도 에피택셜 층에 제조할 수 있으며 성장된 PN 접합도 형성하여 IC의 절연 문제를 해결할 수 있습니다.실리콘 에피택셜 웨이퍼또한 소자의 순방향 전압 강하를 줄이면서 PN 접합의 높은 항복 전압을 보장할 수 있기 때문에 개별 반도체 소자를 제조하는 주요 재료이기도 합니다. CMOS 회로를 제조하기 위해 실리콘 에피택셜 웨이퍼를 사용하면 래치업 효과를 억제할 수 있으므로 실리콘 에피택셜 웨이퍼는 CMOS 장치에 점점 더 널리 사용되고 있습니다.

실리콘 에피택시의 원리

실리콘 에피택시는 일반적으로 기상 에피택시로를 사용합니다. 그 원리는 실리콘 소스(실란, 디클로로실란, 삼염화실란, 사염화규소 등)가 분해되어 수소와 반응하여 실리콘을 생성하는 것입니다. 성장 중에 PH₃, B₂H₆ 등의 도핑 가스가 동시에 유입될 수 있습니다. 가스 분압에 의해 도핑 농도가 정밀하게 제어되어 특정 저항률을 갖는 에피택시층을 형성합니다.

디바이스용 실리콘 에피택시의 장점

1. 직렬 저항을 낮추고 절연 기술을 단순화하며 CMOS에서 실리콘 제어 정류기 효과를 줄입니다.

2. 높은(낮은) 저항률의 에피택셜 층은 낮은(높은) 저항률의 기판에서 에피택셜 성장할 수 있습니다.

3. P(N)형 기판 위에 N(P)형 에피층을 성장시켜 PN접합을 직접 형성할 수 있어 확산법을 이용하여 단결정 기판에 PN접합을 제작할 때 발생하는 보상 문제를 해소할 수 있다.

4. 마스킹 기술과 결합하여 지정된 영역에서 선택적 에피택시 성장을 수행할 수 있어 특수 구조의 집적 회로 및 장치를 제조할 수 있는 조건을 만듭니다.

실리콘 에피택시는 일반적으로 기상 에피택시로를 사용합니다. 그 원리는 실리콘 소스(실란, 디클로로실란, 삼염화실란, 사염화규소 등)가 분해되어 수소와 반응하여 실리콘을 생성하는 것입니다. 성장 중에 PH₃, B₂H₆ 등의 도핑 가스가 동시에 유입될 수 있습니다. 가스 분압에 의해 도핑 농도가 정밀하게 제어되어 특정 저항률을 갖는 에피택시층을 형성합니다.

6. 에피택셜 성장 과정에서 필요에 따라 도펀트의 종류와 농도를 조정할 수 있습니다. 농도 변화는 급격하거나 점진적일 수 있습니다.

세미코렉스가 제공하는 Si 에피텍셜 c구성 요소세미코렉스가 제공하는반도체 장비용. 문의사항이 있거나 추가 세부정보가 필요한 경우, 주저하지 마시고 연락주시기 바랍니다.

전화번호 +86-13567891907에 문의하세요.

이메일: sales@semicorex.com