반도체 제조에서 에칭은 포토리소그래피, 박막 증착과 함께 주요 단계 중 하나입니다. 여기에는 화학적 또는 물리적 방법을 사용하여 웨이퍼 표면에서 원하지 않는 물질을 제거하는 작업이 포함됩니다. 이 단계는 코팅, 포토리소그래피, 현상 후에 수행됩니다. 노출된 박막 물질을 제거하고, 웨이퍼의 원하는 부분만 남겨둔 후, 남은 포토레지스트를 제거하는 데 사용됩니다. 이러한 단계는 복잡한 집적 회로를 만들기 위해 여러 번 반복됩니다.
SiC 기판에는 TSD(Threading Screw Dislocation), TED(Threading Edge Dislocation), BPD(Base Plane Dislocation) 등과 같은 미세한 결함이 있을 수 있습니다. 이러한 결함은 원자 수준에서 원자 배열의 편차로 인해 발생합니다.
SiC 기판에는 TSD(Threading Screw Dislocation), TED(Threading Edge Dislocation), BPD(Base Plane Dislocation) 등과 같은 미세한 결함이 있을 수 있습니다. 이러한 결함은 원자 수준에서 원자 배열의 편차로 인해 발생합니다. SiC 결정은 Si 또는 C 함유물, 마이크로파이프, 육각형 공극, 다형체 등과 같은 거시적 전위를 가질 수도 있습니다. 이러한 전위는 일반적으로 크기가 큽니다.
SiC 성장을 위한 액상법은 PVT법과 비교하여 다음과 같은 장점이 있습니다.
액상 방법은 열역학적 평형 조건에 더 가깝고 더 나은 품질로 SiC 결정을 성장시킬 수 있습니다.
연구 결과에 따르면 TaC 코팅은 흑연 구성 요소 수명을 연장하고 방사상 온도 균일성을 개선하며 SiC 승화 화학량론을 유지하고 불순물 이동을 억제하며 에너지 소비를 줄이는 보호 및 격리 층 역할을 할 수 있습니다. 궁극적으로 TaC 코팅 흑연 도가니 세트는 SiC PVT 공정 제어 및 제품 품질을 향상시킬 것으로 기대됩니다.