모든 공정의 가장 기본적인 단계는 산화 공정입니다. 산화공정은 실리콘 웨이퍼를 산소나 수증기 등의 산화제 분위기에 놓아 고온 열처리(800~1200℃)를 하게 되며, 실리콘 웨이퍼 표면에서 화학반응이 일어나 산화막을 형성하는 공정이다. (SiO2 필름).
GaN 기판에서 GaN 에피택시 성장은 실리콘과 비교할 때 재료의 우수한 특성에도 불구하고 독특한 과제를 제시합니다. GaN 에피택시는 실리콘 기반 소재에 비해 밴드 갭 폭, 열 전도성 및 항복 전기장 측면에서 상당한 이점을 제공합니다. 이로 인해 향상된 냉각, 낮은 전도 손실, 고온 및 주파수에서 향상된 성능을 제공하는 3세대 반도체의 백본으로 GaN을 채택하게 되었으며 이는 광자 및 마이크로 전자 산업에 있어 유망하고 중요한 발전입니다.
실리콘 웨이퍼 제조 과정에서 수정봉을 실리콘 웨이퍼로 절단한 후 거울과 같은 단결정 실리콘 웨이퍼를 얻기 위해서는 연마 및 세척 과정을 거쳐야 합니다.
반도체 제조에서 원자 수준의 평탄도는 일반적으로 웨이퍼의 전체 평탄도를 나타내는 데 나노미터(nm) 단위로 사용됩니다.
에칭은 반도체 제조에 있어 필수적인 공정이다. 이 공정은 건식 에칭과 습식 에칭의 두 가지 유형으로 분류할 수 있습니다. 각 기술에는 고유한 장점과 한계가 있으므로 이들 간의 차이점을 이해하는 것이 중요합니다. 그렇다면 최상의 에칭 방법을 어떻게 선택합니까? 건식 에칭과 습식 에칭의 장단점은 무엇입니까?
현재 3세대 반도체는 주로 실리콘 카바이드를 기반으로 하며, 기판이 장치 비용의 47%를 차지하고 에피택시가 23%를 차지하여 총 약 70%를 차지하며 SiC 장치 제조 산업에서 가장 중요한 부분을 형성합니다.