실리콘 에피택시는 집적 회로의 주요 제조 공정입니다. 이를 통해 IC 장치를 고농도로 도핑된 매립층이 있는 저농도 에피택셜 층에 제조할 수 있으며 성장된 PN 접합도 형성하여 IC의 절연 문제를 해결할 수 있습니다. 실리콘 에피택셜 웨이퍼는 소자의 순방향 전압 강하를 줄이면서 PN 접합의 높은 항복 전압을 보장할 수 있기 때문에 개별 반도체 소자를 제조하는 주요 재료이기도 합니다. CMOS 회로를 제조하기 위해 실리콘 에피택셜 웨이퍼를 사용하면 래치업 효과를 억제할 수 있으므로 실리콘 에피택셜 웨이퍼는 CMOS 장치에 점점 더 널리......
더 읽어보기